ホントかいな。。。
-
-
-
Replying to @hiyuh @marsee101
高級言語からFPGA系の試みが成功するためには ゲートの遅延、ハードウェアに備わった演算器の数、その他特定のハードウェアに起因する制約を高級言語のコンパイラが取得する為の統一された方法が不可欠で、少なくとも短期的には望みは無いと思うんだ
1 reply 0 retweets 1 like -
ハードの制約をコーディングする人がわかっていて、HLSの癖を理解しながらコーディングすれば、現状でもなんとかなりそうですよ。。。
1 reply 0 retweets 1 like -
Replying to @marsee101 @hiyuh
それは高級言語を使いながら、使っているライブラリの中身を全て理解して、コンパイラがどういう最適化をしてどういうVerilogに落とすかも理解して、はじめてコーディングが可能になる環境なわけで、可能かもしれないけど幸せになれない気がする
2 replies 0 retweets 1 like -
Replying to @fadis_ @marsee101
Xにbestを求めるとか爆死するのであきらめろ.今何とかしたいと仮定して良いなら,今さらベイヨグ一本槍をはじめるよりオレオレ高位合成ツールでっち上げ or ベンダ提供のHLS(ビバヨHLSとか)を始める方がマシそうな感じするぜよ.
1 reply 0 retweets 0 likes -
Replying to @hiyuh @marsee101
リバースエンジニアリングによって中の構造がバレバレで、オープンソースな実装によるコンパイルが可能なLatticeのFPGA以外、この世の中にFPGAは存在しないと思わなければならない(ぇ
1 reply 0 retweets 1 like -
Replying to @fadis_ @marsee101
つーてもあーさん,ビバヨHLSはbackendにLLVM/Clangつことるみたいやで.都合のいい時だけ自由ソフトウェア主義者ぶるのはやめようや(ゲス顔
1 reply 0 retweets 0 likes -
Replying to @hiyuh @marsee101
いや、自由ソフトウェアマンなつもりは無いんだけど、斜め上な拡張をしたいときに、それをするのに必要な情報と手段があるかっていう点でね
1 reply 0 retweets 0 likes -
Replying to @fadis_ @marsee101
ちなyosysあたりの技術的な話なら,どこぞのFLOSS界隈版東スポ経由でバズってた時より状況は少し進んでる.何時の間にかXの7-Seriesに対応してたり,WIPなVHDLのfrontendが公開されたりしてるで.
1 reply 1 retweet 0 likes
Loading seems to be taking a while.
Twitter may be over capacity or experiencing a momentary hiccup. Try again or visit Twitter Status for more information.