DRAMの記録セルのアクセスサイクル時間(破壊読出し→再チャージ)は40年前と比べても1桁も速くなってないんですよね。200nsec→30nsecくらい?? 周辺回路でアクセス速度の遅さを隠蔽してデータ転送帯域を広げる工夫だけが進化してる。
-
-
-
っ[リフレッシュタイム] Z80のRレジスタが懐カシス。M1ピンが律速に成ってることを見抜いてLDIR使わずPUSH/POP連発にしてた森田和郎に感服してた。あれからDRAM進歩してないな。
- 1 more reply
New conversation -
-
-
DRAM の読み書きが遅延しなければいいのに(無茶振り パラレルバスの上にマルチチャネルとか発狂しないのが凄い。
Thanks. Twitter will use this to make your timeline better. UndoUndo
-
-
-
ATAもPCIもシリアルになった。そしてRAMBUSとかあったなー。
Thanks. Twitter will use this to make your timeline better. UndoUndo
-
-
-
あれはアナログ回路ですから。基盤のパターンの引き回しにも、考慮が必要ですし
Thanks. Twitter will use this to make your timeline better. UndoUndo
-
Loading seems to be taking a while.
Twitter may be over capacity or experiencing a momentary hiccup. Try again or visit Twitter Status for more information.