It occurred to me last night that some optimization tricks used in Verilog could be directly applicable to digital redstone circuitry.
Näytä tämä ketju
For example: If you sacrifice gate count to minimize delay, you can make a 16-bit adder with a delay of only ~5 gates. Lots o' muxes.
-
-
There was once a YouTube channel who did stuff like that. Name was along the lines of "properenglish". Sadly was not able to find him again.
-
He did crazy adders and RAM and all kinds of computery stuff. And all crazy fast. And that was ~2 years ago.
Keskustelun loppu
Uusi keskustelu -
Lataaminen näyttää kestävän hetken.
Twitter saattaa olla ruuhkautunut tai ongelma on muuten hetkellinen. Yritä uudelleen tai käy Twitterin tilasivulla saadaksesi lisätietoja.